别，一个挑战物理极限的程度。
所谓的7纳米其实指的是，cpu的上形成的互补氧化物金属半导体场效应晶体管栅极的宽度，也被称为栅长。
栅长越短，则可以在相同尺寸的硅片上集成更多的晶体管，在芯片晶体管集成度相当的情况下，使用更先进的制造工艺，芯片的面积和功耗就越小，成本也越低。
市面上主流的芯片制程是14纳米，实验室的制程早已进入7纳米，之所为大规模应用，因为7纳米已经达到了物理的极限。
7纳米制程，电子移动的距离大大缩短，容易导致晶体管内部电子自发通过晶体管通道的硅底板进行的从负极流向正极的运动，也就是漏电。
为了解决漏电问题，intel、ibm等公司可谓八仙过海，各显神 通，比如intel在其制造工艺中融合了高介电薄膜和金属门集成电路以解决漏电问题；ibm开发出soi技术——在在源极和漏极埋下一层强电介质膜来解决漏电问题；此外，还有鳍式场效电晶体技术——借由增加绝缘层的表面积来增加电容值，降低漏电流以达到防止发生电子跃迁的目的......
上述做法在栅长大于7nm的时候一定程度上能有效解决漏电问题，不过，